led显示屏程序的设计-凯发k8天生赢家

   使用s3c44box内部的dma控制器进行数据的传输与控制,使显示程序得到简化，其程序流程如图所示。点阵码的传输全由dma控制器完成,只需 在启动dma数据传输前将点阵码的首址、凯发k8天生赢家的首址及传输数据量的值分别赋给相应的控制字,启动dma操作即可。完成所有本同名行点阵 码传输后，将刷新的数据锁存到第二级列数据锁存器并输出，驱动本同名行显示。这样，循环显示16个同名行后就完成了一帧点阵显示。

2.点阵排序

　　由于led显示模块的电路结构以及使用了16位并行总线和dma数据传输技术，在显示时点阵码的排放顺序,需要满足如下要求：

①两相邻的纵向级联的一系列横向级联级应按①和②条中的原则进行点阵码排序。

　　图 显示程序流程图

②由于显示驱动模块的第一级列数据锁存器译码选通电路的结构和dma数据传输要求，对同一显示驱动模块的上下两部伊的同名行点阵应按列 数据锁存器的选通顺序依次连续存放。

③16位并行总线一次数据传输，即一次dm写操作传输两个字节的点阵码，低位和高位字节分别传送到两相邻的纵向级联模块的同名行和同名列数据锁存器中，因此相邹的纵向级联模块的同名行和同名列点阵码应连续存放。

④在16行扫描显示方式下，一个大型led胼分为16个同名行，每一个同名行按照①、②、③、④条中的原则进行点阵排序。

⑤各纵向级联级依次按①、②、③条中的原则进行点阵码排序。

　　以一个128×64像素的点阵屏的第一个同名行的数据排序，第一个同名行的点阵码的存放顺序应依次为：a、b……z、a、b ……z……

　　图 128×64像素的点阵屏的第一个同名行点阵码排序图

　　使用并行总线dma数据传输技术，简化了led 显示系统的软、硬件设计，降低了系统成本，能够取得很好的显示质量。在22.118 4mhz的系统 时钟下，512×256像素的单色点阵屏的显示帧频达到250hz，平均l20ns传送1个字节，达到了使用唯cpu系统代替多机系统控制led显示系统的日的。但为了使上一代的显示驱动板 仍能够使用，点阵码需要排序，显示时只能以页面方式显示，这样在多页动态滚屏显示时需要大容量的存储器。对于512×256像素的单色点阵 屏来说需要数十兆字节的容最，使用32位armttdm 1内核的先进控制器s3c44box和廉价的大容量sdram 可以使该问题得到很好的解决。

　　若使用针对dma控制显示设计的显示驱动板时，点阵码就不需要排序，一片数百千字节的sram就能满足系统要求了。

　　所谓dma（存储器直接访问），是一种高速的数据传输操作，允许在外部设各和存储器之间直接读写数据，既不通过cpu，也不需要cpu十预。 整个数据传输操作在一个称为“dma控制器”的控制下进行。cpu除了在数据传输开始和结束时做一点处理外，在传输过程中cpu可以进行其他的 工作。这样，在大部分时问里，cpu和输入、输出都处于并行操作状态。因此，整个系统的效率大大提高。因为dma允许外设苴接访问内存，从 而形成对总线的独占，这在实时性强的硬实时系统的嵌入式开发中将会造成中断延时过长，这在一些藁要场合（如政府首脑机关、金融、军事 等）的系统中是不允许使用的。